અદ્યતન પેકેજીંગ માટે મૂળભૂત પરિભાષા

એડવાન્સ્ડ પેકેજિંગ એ 'મોર ધેન મૂર' યુગની તકનીકી વિશેષતાઓમાંની એક છે.દરેક પ્રક્રિયા નોડ પર ચિપ્સનું લઘુચિત્રીકરણ કરવું વધુને વધુ મુશ્કેલ અને ખર્ચાળ બનતું જાય છે, એન્જિનિયરો અદ્યતન પેકેજોમાં બહુવિધ ચિપ્સ મૂકી રહ્યા છે જેથી તેઓને હવે તેમને સંકોચવા માટે સંઘર્ષ કરવો ન પડે.આ લેખ અદ્યતન પેકેજિંગ ટેક્નોલોજીમાં ઉપયોગમાં લેવાતા 10 સૌથી સામાન્ય શબ્દોનો સંક્ષિપ્ત પરિચય આપે છે.

2.5D પેકેજો

2.5D પેકેજ પરંપરાગત 2D IC પેકેજિંગ ટેક્નોલોજીની પ્રગતિ છે, જે ફાઇનર લાઇન અને જગ્યાના ઉપયોગ માટે પરવાનગી આપે છે.2.5D પેકેજમાં, બેર ડાઈઝને સ્ટૅક કરવામાં આવે છે અથવા સિલિકોન વાયા વિઆસ (TSVs) સાથે ઈન્ટરપોઝર લેયરની ટોચ પર મૂકવામાં આવે છે.આધાર, અથવા ઇન્ટરપોઝર સ્તર, ચિપ્સ વચ્ચે જોડાણ પૂરું પાડે છે.

2.5D પેકેજ સામાન્ય રીતે હાઇ-એન્ડ ASICs, FPGAs, GPUs અને મેમરી ક્યુબ્સ માટે વપરાય છે.2008 માં Xilinx એ તેના મોટા FPGA ને ઉચ્ચ ઉપજ સાથે ચાર નાની ચિપ્સમાં વિભાજીત કર્યા અને તેને સિલિકોન ઇન્ટરપોઝર સ્તર સાથે જોડ્યા.આ રીતે 2.5D પેકેજો જન્મ્યા અને આખરે ઉચ્ચ બેન્ડવિડ્થ મેમરી (HBM) પ્રોસેસર એકીકરણ માટે વ્યાપકપણે ઉપયોગમાં લેવાયા.

2.5D પેકેજનો ડાયાગ્રામ

3D પેકેજિંગ

3D IC પેકેજમાં, લોજિક ડાઇને એકસાથે અથવા સ્ટોરેજ ડાઇ સાથે સ્ટેક કરવામાં આવે છે, જે મોટી સિસ્ટમ-ઓન-ચીપ્સ (SoCs) બનાવવાની જરૂરિયાતને દૂર કરે છે.ડાઇ એકબીજા સાથે સક્રિય ઇન્ટરપોઝર સ્તર દ્વારા જોડાયેલા હોય છે, જ્યારે 2.5D IC પેકેજો ઇન્ટરપોઝર સ્તર પર ઘટકોને સ્ટેક કરવા માટે વાહક બમ્પ્સ અથવા TSVsનો ઉપયોગ કરે છે, 3D IC પેકેજો TSVs નો ઉપયોગ કરીને ઘટકો સાથે સિલિકોન વેફરના બહુવિધ સ્તરોને જોડે છે.

TSV ટેક્નોલોજી એ 2.5D અને 3D IC બંને પેકેજોમાં ચાવીરૂપ સક્ષમ ટેકનોલોજી છે અને સેમિકન્ડક્ટર ઉદ્યોગ 3D IC પેકેજોમાં DRAM ચિપ્સ બનાવવા માટે HBM ટેકનોલોજીનો ઉપયોગ કરી રહ્યો છે.

3D પેકેજનું ક્રોસ-વિભાગીય દૃશ્ય બતાવે છે કે સિલિકોન ચિપ્સ વચ્ચેનું વર્ટિકલ ઇન્ટરકનેક્શન મેટાલિક કોપર TSVs દ્વારા પ્રાપ્ત થાય છે.

ચિપલેટ

ચિપલેટ્સ એ 3D IC પેકેજિંગનું બીજું સ્વરૂપ છે જે CMOS અને બિન-CMOS ઘટકોના વિજાતીય એકીકરણને સક્ષમ કરે છે.બીજા શબ્દોમાં કહીએ તો, તે પેકેજમાં મોટા SoC ને બદલે નાના SoCs છે, જેને ચિપલેટ પણ કહેવાય છે.

મોટા એસઓસીને નાની, નાની ચિપ્સમાં તોડીને સિંગલ બેર ડાઇ કરતાં વધુ ઉપજ અને ઓછા ખર્ચ આપે છે.ચિપલેટ્સ ડિઝાઇનર્સને કયા પ્રોસેસ નોડનો ઉપયોગ કરવો અને તેને બનાવવા માટે કઈ તકનીકનો ઉપયોગ કરવો તે ધ્યાનમાં લીધા વિના આઇપીની વિશાળ શ્રેણીનો લાભ લેવાની મંજૂરી આપે છે.તેઓ ચિપ બનાવવા માટે સિલિકોન, ગ્લાસ અને લેમિનેટ સહિતની સામગ્રીની વિશાળ શ્રેણીનો ઉપયોગ કરી શકે છે.

ચિપલેટ-આધારિત સિસ્ટમો મધ્યસ્થી સ્તર પર બહુવિધ ચિપલેટ્સથી બનેલી છે

ફેન આઉટ પેકેજો

ફેન આઉટ પેકેજમાં, વધુ બાહ્ય I/O પ્રદાન કરવા માટે "કનેક્શન" ને ચિપની સપાટી પરથી ફેન કરવામાં આવે છે.તે ઇપોક્સી મોલ્ડિંગ મટિરિયલ (EMC) નો ઉપયોગ કરે છે જે સંપૂર્ણપણે ડાઇમાં જડિત હોય છે, વેફર બમ્પિંગ, ફ્લક્સિંગ, ફ્લિપ-ચિપ માઉન્ટિંગ, ક્લિનિંગ, બોટમ સ્પ્રે અને ક્યોરિંગ જેવી પ્રક્રિયાઓની જરૂરિયાતને દૂર કરે છે.તેથી, કોઈ મધ્યસ્થી સ્તરની પણ જરૂર નથી, જે વિજાતીય સંકલનને વધુ સરળ બનાવે છે.

ફેન-આઉટ ટેક્નોલોજી અન્ય પેકેજ પ્રકારો કરતાં વધુ I/O સાથે નાનું પેકેજ ઓફર કરે છે, અને 2016 માં તે ટેક્નોલોજી સ્ટાર હતી જ્યારે Apple તેના 16nm એપ્લિકેશન પ્રોસેસર અને મોબાઇલ DRAM ને iPhone માટે એક જ પેકેજમાં એકીકૃત કરવા માટે TSMC ની પેકેજિંગ તકનીકનો ઉપયોગ કરી શક્યું હતું. 7.

ફેન-આઉટ પેકેજિંગ

ફેન-આઉટ વેફર લેવલ પેકેજિંગ (FOWLP)

FOWLP ટેક્નોલોજી એ વેફર-લેવલ પેકેજિંગ (WLP) પરનો સુધારો છે જે સિલિકોન ચિપ્સ માટે વધુ બાહ્ય જોડાણો પૂરા પાડે છે.તેમાં ઇપોક્સી મોલ્ડિંગ સામગ્રીમાં ચિપને એમ્બેડ કરવી અને પછી વેફર સપાટી પર ઉચ્ચ ઘનતા પુનઃવિતરણ સ્તર (RDL)નું નિર્માણ કરવું અને પુનઃરચિત વેફર બનાવવા માટે સોલ્ડર બોલ્સ લાગુ કરવાનો સમાવેશ થાય છે.

FOWLP પેકેજ અને એપ્લિકેશન બોર્ડ વચ્ચે મોટી સંખ્યામાં જોડાણો પૂરા પાડે છે, અને સબસ્ટ્રેટ ડાઇ કરતા મોટો હોવાથી, ડાઇ પિચ વાસ્તવમાં વધુ હળવા હોય છે.

FOWLP પેકેજનું ઉદાહરણ

વિજાતીય સંકલન

ઉચ્ચ-સ્તરની એસેમ્બલીઓમાં અલગથી ઉત્પાદિત વિવિધ ઘટકોનું એકીકરણ કાર્યક્ષમતામાં વધારો કરી શકે છે અને ઓપરેટિંગ લાક્ષણિકતાઓમાં સુધારો કરી શકે છે, તેથી સેમિકન્ડક્ટર ઘટક ઉત્પાદકો એક જ એસેમ્બલીમાં વિવિધ પ્રક્રિયા પ્રવાહ સાથે કાર્યાત્મક ઘટકોને જોડવામાં સક્ષમ છે.

વિજાતીય સંકલન એ સિસ્ટમ-ઇન-પેકેજ (SiP) જેવું જ છે, પરંતુ એક સબસ્ટ્રેટ પર બહુવિધ બેર ડાઈઝને જોડવાને બદલે, તે એક સબસ્ટ્રેટ પર ચિપલેટ્સના રૂપમાં બહુવિધ IP ને જોડે છે.વિજાતીય સંકલનનો મૂળ વિચાર એ એક જ પેકેજમાં વિવિધ કાર્યો સાથે બહુવિધ ઘટકોને જોડવાનો છે.

વિજાતીય એકીકરણમાં કેટલાક તકનીકી બિલ્ડિંગ બ્લોક્સ

HBM

HBM એ પ્રમાણિત સ્ટેક સ્ટોરેજ ટેકનોલોજી છે જે સ્ટેકની અંદર અને મેમરી અને લોજિકલ ઘટકો વચ્ચેના ડેટા માટે ઉચ્ચ બેન્ડવિડ્થ ચેનલો પ્રદાન કરે છે.HBM પેકેજો મેમરી ડાઇને સ્ટેક કરે છે અને વધુ I/O અને બેન્ડવિડ્થ બનાવવા માટે તેમને TSV દ્વારા એકસાથે કનેક્ટ કરે છે.

HBM એ JEDEC સ્ટાન્ડર્ડ છે જે એપ્લિકેશન પ્રોસેસર્સ, GPUs અને SoCs સાથે પેકેજની અંદર DRAM ઘટકોના બહુવિધ સ્તરોને ઊભી રીતે એકીકૃત કરે છે.HBM મુખ્યત્વે હાઇ-એન્ડ સર્વર્સ અને નેટવર્કિંગ ચિપ્સ માટે 2.5D પેકેજ તરીકે લાગુ કરવામાં આવ્યું છે.HBM2 પ્રકાશન હવે પ્રારંભિક HBM પ્રકાશનની ક્ષમતા અને ઘડિયાળ દર મર્યાદાઓને સંબોધે છે.

HBM પેકેજો

મધ્યવર્તી સ્તર

ઇન્ટરપોઝર લેયર એ નળી છે જેના દ્વારા મલ્ટી-ચિપ બેર ડાઇ અથવા પેકેજમાંના બોર્ડમાંથી વિદ્યુત સંકેતો પસાર થાય છે.તે સોકેટ્સ અથવા કનેક્ટર્સ વચ્ચેનું ઇલેક્ટ્રિકલ ઇન્ટરફેસ છે, જે સિગ્નલોને વધુ દૂર પ્રચાર કરવાની મંજૂરી આપે છે અને બોર્ડ પરના અન્ય સોકેટ્સ સાથે પણ જોડાય છે.

ઇન્ટરપોઝર લેયર સિલિકોન અને ઓર્ગેનિક મટિરિયલથી બનેલું હોઈ શકે છે અને મલ્ટિ-ડાઈ ડાઈ અને બોર્ડ વચ્ચેના પુલ તરીકે કામ કરે છે.સિલિકોન ઇન્ટરપોઝર સ્તરો ઉચ્ચ ફાઇન પિચ I/O ઘનતા અને TSV રચના ક્ષમતાઓ સાથેની સાબિત તકનીક છે અને 2.5D અને 3D IC ચિપ પેકેજિંગમાં મુખ્ય ભૂમિકા ભજવે છે.

સિસ્ટમ પાર્ટીશન કરેલ મધ્યવર્તી સ્તરનું લાક્ષણિક અમલીકરણ

પુનઃવિતરણ સ્તર

પુનઃવિતરણ સ્તરમાં કોપર જોડાણો અથવા ગોઠવણીઓ હોય છે જે પેકેજના વિવિધ ભાગો વચ્ચે વિદ્યુત જોડાણોને સક્ષમ કરે છે.તે મેટાલિક અથવા પોલિમેરિક ડાઇલેક્ટ્રિક સામગ્રીનું એક સ્તર છે જેને બેર ડાઇ સાથે પેકેજમાં સ્ટેક કરી શકાય છે, આમ મોટા ચિપસેટ્સનું I/O અંતર ઘટાડે છે.પુનઃવિતરણ સ્તરો 2.5D અને 3D પેકેજ સોલ્યુશન્સનો અભિન્ન ભાગ બની ગયા છે, જે તેમના પરની ચિપ્સને મધ્યસ્થી સ્તરોનો ઉપયોગ કરીને એકબીજા સાથે વાતચીત કરવાની મંજૂરી આપે છે.

પુનઃવિતરણ સ્તરોનો ઉપયોગ કરીને સંકલિત પેકેજો

TSV

TSV એ 2.5D અને 3D પેકેજિંગ સોલ્યુશન્સ માટે એક ચાવીરૂપ અમલીકરણ તકનીક છે અને તે કોપરથી ભરેલી વેફર છે જે સિલિકોન વેફર ડાઇ દ્વારા વર્ટિકલ ઇન્ટરકનેક્ટ પ્રદાન કરે છે.તે વિદ્યુત જોડાણ પ્રદાન કરવા માટે સમગ્ર ડાઇમાંથી પસાર થાય છે, જે ડાઇની એક બાજુથી બીજી તરફ સૌથી ટૂંકો રસ્તો બનાવે છે.

થ્રુ-હોલ્સ અથવા વિઆસને વેફરની આગળની બાજુથી ચોક્કસ ઊંડાઈ સુધી કોતરવામાં આવે છે, જે પછી વાહક સામગ્રી (સામાન્ય રીતે તાંબુ) જમા કરીને ઇન્સ્યુલેટેડ અને ભરવામાં આવે છે.એકવાર ચિપ ફેબ્રિકેટ થઈ જાય તે પછી, TSV ઇન્ટરકનેક્ટને પૂર્ણ કરવા માટે વેફરની પાછળની બાજુએ જમા થયેલ ધાતુ અને ધાતુને બહાર લાવવા માટે તેને વેફરની પાછળની બાજુથી પાતળી કરવામાં આવે છે.